This standard is the Chinese version electronic standard. After you successfully purchase, we will send the electronic version of this standard to your email address. If you have any question, please contact email: ChineseStandardsLibraryS001@gmail.com.
Integrated circuit 3D packaging—Requirement for die stack process and evaluation
Standard in brief
Scope of Application：
本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。
Basic information
Standard No：GB/T 44775-2024
Standard Name：集成电路三维封装 芯片叠层工艺过程和评价要求
English Name：Integrated circuit 3D packaging—Requirement for die stack process and evaluation
Standard Status：现行
Release Date：2024-10-26
Effective Date：2025-05-01
Language of Publication：中文简体
Standard Classification
ICS Number：31.200
CCS Number：L55
Related Standards
Referenced Standards：GB/T 25915.1-2021,GB/T 35005-2018
Publication Information
Number of pages：24
Number of words：30 K
Format：大16
Edition：1
Color Pages：0
Electronic Version：Yes
Color Images：Yes
Print Publication Date：2024-10-01
Standard Revision Information
Has Amendment：No
Other Information
Application Dept：国家市场监督管理总局、国家标准化管理委员会
Standard Type：CN
Standard Attribute：GB
Other Standard Number：44775
Drafter：袁世伟、高娜燕、肖汉武、帅喆、黄海林、肖隆腾、何慧颖
Drafting Organization：中国电子科技集团公司第五十八研究所、神州龙芯智能科技有限公司
Management Organization：全国集成电路标准化技术委员会(SAC/TC 599)
Proposing Department：中华人民共和国工业和信息化部
